Ipadala ang iyong mabuting gawa sa base ng kaalaman ay simple. Gamitin ang form sa ibaba

Ang mga mag-aaral, nagtapos na mga estudyante, mga batang siyentipiko na gumagamit ng base ng kaalaman sa kanilang pag-aaral at trabaho ay lubos na magpapasalamat sa iyo.

Nai-post sa http://www.allbest.ru/

gawaing kurso

sa paksang ito: " Disenyo atpanukatakopagitan ng oras»

Nakumpleto ni: Pashko A.N.

pangkat ES-52

Sinuri: Protasova T.A.

MULA SAnilalaman

Panimula

1. Mga pamamaraan para sa pagsukat ng mga agwat ng oras

2. Pagbuo ng mga istruktura at functional na diagram ng device

3. Pag-unlad mga diagram ng circuit mga device

3.1 Pagpipilian base ng elemento

3.2 Pagdidisenyo ng Slot Edge Scheme

3.3 Disenyo ng generator

3.4 Disenyo ng mga frequency divider

3.5 Synthesis ng subtractive BCD counter na may ayos ng pagbibilang 8421+6 sa D-flip-flops

3.6 Display device na disenyo

3.6.1 Synthesis ng code converter

3.6.2 Synthesis ng parallel register na may single-phase na pagtanggap ng data

3.7 Pagdidisenyo ng Parallel-to-Serial Converter

3.8 Pagdidisenyo ng control unit

3.8.1 Synthesis ng isang counter na may conversion factor na 16

3.8.2 Pagbuo ng isang reset scheme

3.8.3 Delay na disenyo ng linya

Konklusyon

Bibliograpiya

Panimula

Ang digital circuitry ay isang sangay ng agham, teknolohiya at produksyon na nauugnay sa pagbuo, pananaliksik, disenyo at paggawa ng mga electronic system, kung saan ang pagbabago at pagproseso ng impormasyon ay nangyayari ayon sa batas ng isang discrete function. Ang industriyal na pag-unlad ng digital circuitry ay may dalawang direksyon: enerhiya (power), na nauugnay sa conversion ng direkta at alternating currents para sa mga pangangailangan ng metalurhiya, electric traction, electric power industry, at impormasyon, na kinabibilangan ng audio at video equipment, telekomunikasyon, pagsukat , kontrol at regulasyon ng mga teknolohikal na proseso ng produksyon siyentipikong pananaliksik sa larangang teknikal at humanitarian.

Ang pagpapalitan ng impormasyon sa mga elektronikong sistema ay isinasagawa gamit ang mga signal. Ang mga signal carrier ay maaaring magkaibang pisikal na dami - mga alon, boltahe, magnetic states, light waves. Maglaan ng analog (continuous) at discrete signal.

Ang mga discrete signal ay mas madaling iimbak at iproseso, ang mga ito ay mas madaling kapitan ng pagbaluktot. Ang ganitong mga pagbaluktot ay mas madaling makilala at itama. Samakatuwid, ang mga discrete signal ay mas madalas na ginagamit sa pagsasanay kaysa sa tuluy-tuloy. Mayroong dalawang uri ng mga discrete signal. Ang una ay nakuha sa panahon ng sampling sa pamamagitan ng mga antas o sa panahon ng tuloy-tuloy na mga signal; ang pangalawa - sa anyo ng isang hanay ng mga kumbinasyon ng code ng mga character, numero o salita.

Ang pagbabago ng isang tuluy-tuloy na hanay ng impormasyon ng mga analog signal sa isang discrete set ay tinatawag na sampling. Ang pangalawang pagsusumite sa anyo ng mga kumbinasyon ng code ng mga salita ay mas pangkalahatan at karaniwan. Ito ay ginagamit upang i-encode ang pagsasalita ng tao sa papel, sa matematika, sa digital electronics.

Malamang na sa malapit na hinaharap ang digital electronics ay magkakaroon ng monopolyo na posisyon sa merkado ng mga electronic system at device. Sa ngayon, halos napalitan na ng mga digital na personal na computer at controller ang mga analog electronic computer. Ang parehong bagay ay nangyayari sa komunikasyon sa radyo, pagsasahimpapawid at kagamitan sa telebisyon (mga TV, radyo, video recorder, sound recording, photographic equipment).

Sa prinsipyo, ang digital na teknolohiya ay hindi magagawang ganap na palitan ang analog na teknolohiya, dahil ang mga pisikal na proseso kung saan ang elektronikong sistema ay tumatanggap ng impormasyon ay isang analog na kalikasan; sa kasong ito, kailangan ang digital-to-analog at analog-to-digital na device sa input at output.

Ang digital circuitry ay isang sangay ng agham, teknolohiya at produksyon na nauugnay sa pagbuo, pananaliksik, disenyo at paggawa ng mga electronic system, kung saan ang pagbabago at pagproseso ng impormasyon ay isinasagawa ayon sa batas ng isang discrete function. Ang pang-industriya na pag-unlad ng digital circuitry ay may dalawang direksyon: enerhiya (power), na nauugnay sa conversion ng direkta at alternating currents para sa mga pangangailangan ng metalurhiya, electric traction, electric power industry, at impormasyon, na nagmamay-ari ng audio at video equipment, telekomunikasyon, pagsukat. , kontrol at regulasyon ng mga teknolohikal na proseso ng produksyong siyentipiko.pananaliksik sa mga larangang teknikal at humanitarian.

Ang isang digital na aparato sa pagsukat ay isang instrumento sa pagsukat kung saan ang halaga ng sinusukat pisikal na bilang ay awtomatikong kinakatawan bilang isang numero na sapilitan sa isang digital reading device, o bilang isang hanay ng mga discrete signal - isang code.

1 . Mga pamamaraan para sa pagsukat ng mga agwat ng oras

Mayroong mga sumusunod na paraan ng elektronikong pagsukat ng mga agwat ng oras ayon sa paraan ng pagpapakita ng impormasyon:

Oscilloscope;

Digital.

Ang mga digital na pamamaraan para sa pagsukat ng mga agwat ng oras ay kinabibilangan ng:

Sequential na paraan ng pagbilang;

Naantala na paraan ng pagtutugma;

Nonius na pamamaraan;

Mga pamamaraan na may intermediate conversion.

Isaalang-alang ang mga tampok ng bawat isa sa mga nakalistang paraan ng pagsukat.

Kakanyahan sunud-sunod na paraan ng pagbilang ay binubuo sa paglalahad ng sinusukat na interval fmeas bilang isang pagkakasunod-sunod ng isang tiyak na bilang ng mga pulso na sumusunod sa isa't isa na may isang tiyak na agwat ng oras. Sa pamamagitan ng bilang ng mga pulso ng sequence na ito, na tinatawag na quantizing, husgahan ang tagal ng agwat. Ang bilang ng mga pulso ng quantizing sequence ay isang digital code ng time interval f meas. Ipinapakita ng Figure 1.1 ang timing diagram para sa sequential counting method.

Figure 1.1 - Timing diagram para sa sequential counting method

a) pulses ng quantizing sequence;

b) mga impulses na tumutukoy sa simula at pagtatapos ng sinusukat na agwat ng oras;

c) kontrolin ang salpok;

d) mga pulso sa input ng selector

Ang isang aparato na nagpapatupad ng paraang ito ay tinatawag na serial counting converter. Ang functional diagram ng device ay ipinapakita sa Figure 1.2. Ang algorithm ng trabaho nito ay ang mga sumusunod. Ang time selector ay tumatanggap ng mga pulso mula sa quantizing sequence generator. Ang tagapili ng oras ay kinokontrol ng isang hugis-parihaba na pulso, ang tagal nito ay katumbas ng sinusukat na pagitan f meas. Ang control pulse ay nabuo ng unit ng pagbuo.

Figure 1.2 - Functional na diagram ng sequential counting converter

Sa pagkakaroon ng control pulse, ang mga pulso ng quantizing sequence ay dumadaan sa selector, na pagkatapos ay nakarehistro ng counter.

Ang kawalan ng pamamaraan ay ang kakulangan ng katumpakan sa maraming mga kaso. Upang mapabuti ang katumpakan, kinakailangan upang bawasan ang pagitan f tungkol sa o kahit papaano ay isaalang-alang ang mga pagitan Df 1 at Df 2 . Ang pagbabawas ng pagitan ng f o ay nangangailangan ng pagtaas sa bilis ng mga recalculation scheme, na mahirap ipatupad. Ang agwat ng Df 1 ay maaaring bawasan sa zero kung i-synchronize mo ang mga pulso ng pagkakasunud-sunod ng quantizing sa panimulang pulso. Upang isaalang-alang ang pagitan ng Df 2, mayroong iba't ibang mga pamamaraan.

Pamamaraan ng Nonius. Natagpuan ang pamamaraang Nonius malawak na aplikasyon sa pamamaraan ng pagsukat ng mga agwat ng oras, kapwa bilang isang paraan ng pagbabawas ng error ng mga sequential counting converter, at bilang isang independiyenteng paraan para sa pagbuo ng ilang mga aparato sa pagsukat.

Ang Figure 1.3 ay nagpapakita ng isang functional diagram ng isang time interval meter na may vernier method para mabawasan ang error Df 2 at may synchronization ng panimulang pulso (Df 1 = 0).

Figure 1.3 - Functional na diagram ng vernier time interval meter

Ang scheme ay gumagana tulad ng sumusunod. Ang mga pulso mula sa quantizing sequence generator ay pinapakain sa mga input ng coincidence circuits at sa input ng frequency divider. Ang frequency divider ay bumubuo ng mga pulse na kasabay ng quantizing sequence at nagsisilbing pag-trigger sa mga device na pinag-aaralan. Kasabay nito, binubuksan ng mga divider pulse ang coincidence circuit, ang mga output pulse na kung saan ay naitala ng isang magaspang na counter.

Ang vernier pulse generator ay na-trigger ng stop pulse. Ang mga pulso na nabubuo nito sa isang panahon

f i \u003d (n-1) / n,

kung saan ang n ay isang integer, dumating sa kabilang input ng coincidence circuit at sabay-sabay na nakarehistro ng eksaktong counting counter.

Pagkatapos ng isang tiyak na tagal ng panahon, depende sa tagal ng seksyon f 0 -Df 2, ang mga pulso ng quantizing at vernier sequence ay magkakasabay. Hinaharang ng coincidence circuit pulse ang vernier pulse generator. Malinaw na ang bilang ng mga pulso na nakarehistro ng counter ay proporsyonal sa tagal ng seksyon f 0 -Df 2 .

Ang sinusukat na pagitan ng fmeas ay maaaring ipahayag bilang

Ф meas \u003d (N-N n) f 0 + N n Df n, (1.1)

kung saan ang N ay ang pagbabasa ng coarse counter;

N n - mga indikasyon ng eksaktong counting counter;

Df n - vernier step na katumbas ng f 0 /n.

Kaya, ginagawang posible ng paraan ng vernier na bawasan ang ganap na error sa pagsukat sa halagang f 0 / n. Sa kasong ito, ang halaga ng n ay maaaring umabot sa medyo malalaking halaga (ilang sampu at kahit daan-daan), na tumutukoy sa malawak na pamamahagi ng pamamaraan.

Ang paggamit ng paraan ng vernier para sa malalaking halaga ng n ay nagpapataw ng isang bilang ng mga kinakailangan sa mga circuit node, ang pinakamahalaga sa mga ito ay:

mataas na dalas ng katatagan ng vernier sequence;

mataas na katatagan ng mga parameter ng pulso ng parehong mga pagkakasunud-sunod;

mataas na resolution coincidence circuits.

Ang isang makabuluhang kawalan ng paraan ng vernier ay ang abala sa pagbabasa ng mga resulta ng pagsukat mula sa ilang mga scoreboard na may kasunod na mga kalkulasyon.

Upang mga pamamaraan na may intermediate conversion isama ang time-amplitude na paraan ng conversion at ang time-scale na paraan ng conversion.

Paraan ng conversion ng time-amplitude ay ginagamit upang i-account ang seksyong Df 2 sa sequential counting converter. Ipinapakita ng Figure 1.4 ang functional diagram ng aparatong pagsukat.

Ang algorithm ng pagpapatakbo ng device ay ang mga sumusunod. Ang mga pulso ng quantizing sequence mula sa generator ay pinapakain sa mga unang input ng coincidence circuits 1 at 2, na kinokontrol ng isang trigger sa pamamagitan ng pangalawang input.

Sa pagdating ng start pulse, ang flip-flop ay binabaligtad, at ang coincidence circuit 2 ay bubukas at ang coincidence circuit 1 ay nagsasara. Ang coarse timing circuit, na binubuo ng coincidence circuit 2 at isang counter, ay nagsimulang gumana.

Figure 1.4 - Functional na diagram ng time interval meter ayon sa paraan ng conversion ng time-amplitude

Ibinabalik ng stop pulse ang trigger sa orihinal nitong posisyon, magsasara ang coincidence circuit 2 at magbubukas ang coincidence circuit 1. Ang stop pulse ay sabay na pumapasok sa time-to-amplitude converter at sinisimulan ito. Ang unang pulso mula sa output ng coincidence circuit 1 ay huminto sa converter. Sa kasong ito, lumilitaw ang isang pulso sa output ng converter, ang amplitude nito ay proporsyonal sa tagal ng agwat sa pagitan ng dalawang pulso - ang paghinto at ang unang pulso mula sa output ng coincidence circuit 1, ibig sabihin, proporsyonal sa seksyon Df 2. Bilang isang time-to-amplitude converter, ang isang linear generator ay kadalasang ginagamit. boltahe ng ngipin ng lagari, kinokontrol ng dalawang impulses - pagsisimula at paghinto.

Susunod, ang pulso mula sa output ng converter ay pinapakain sa input ng n-channel amplitude analyzer. Sa pinakasimpleng kaso, ang amplitude analyzer ay maaaring gawin sa anyo ng n integral discriminator na konektado sa parallel sa discrimination threshold na katumbas ng layo mula sa isa't isa. Depende sa amplitude ng pulso sa output ng converter, ang output ng analyzer ay magiging isang signal ng isang uri o iba pa (ang uri ng signal ay depende sa uri ng analyzer na ginamit), nagdadala ng impormasyon tungkol sa tagal ng pagitan Df 2 . Ang signal na ito ay pinapakain sa decoding at display unit.

Paraan ng conversion ng sukat ng oras ay binubuo sa katotohanan na ang tagal ng sinusukat na pagitan ng f meas ay na-convert sa isang pulso na may tagal na kf meas, na sinusukat gamit ang isang serial count converter. Karaniwan, ang pagbabago sa sukat ng oras ay ginagawa sa dalawang hakbang. Ang una sa kanila ay binubuo sa pagbabago ng uri ng time-amplitude, ang pangalawa - sa pagbabago ng uri ng amplitude-time. Ipinapakita ng Figure 1.5 ang isang pangkalahatang functional diagram ng aparatong pagsukat. Ang mga pulso ng pagsisimula at paghinto, ang pagitan ng mga fmeas sa pagitan kung saan mo gustong sukatin, ay ipapakain sa time scale converter. Ang pulso sa output ng converter, na may tagal na kf meas, ay kumokontrol sa coincidence circuit, na, sa panahon ng pagkilos ng pulso na ito, ay nagpapasa ng quantizing pulses mula sa generator patungo sa counter. Samakatuwid, ang generator, ang coincidence circuit at ang counter ay isang sequential counting converter, sa tulong kung saan ang pagsukat ng interval kf meas.

Figure 1.5 - Functional diagram ng time interval meter ayon sa time scale conversion method

Para sa sinusukat na pagitan, maaari tayong sumulat

f meas =Nf 0 /k,

kung saan ang N ay ang bilang ng mga pulso na nakarehistro ng counter.

Kaya, ginagawang posible ng pamamaraang isinasaalang-alang na sukatin ang maliliit na agwat ng oras nang hindi gumagamit ng mga high-speed scaling circuit.

Ang error ng paraan ng conversion ng sukat ng oras ay pangunahing tinutukoy ng halaga at katatagan ng conversion factor k.

2 . Pag-unlad ng mga istruktura at functional na diagram ng aparato

detektor ng pagsukat ng oras ng pagitan

Kasama sa block diagram ng dinisenyo na device ang mga sumusunod na elemento:

Pulse shaper (FI) - bumubuo ng isang control signal na nagbibigay-daan sa iyo upang simulan ang pagbibilang kapag ang nangungunang gilid ng sinusukat na pulso ay dumating. Humihinto sa pagbibilang kapag dumating ang bumabagsak na gilid ng sinusukat na pulso.

Clock generator (TG) - bumubuo ng mga high-frequency pulse na kinakailangan upang sukatin ang agwat ng oras, pati na rin ang mga pulso na kinakailangan upang matiyak ang pagpapatakbo ng code converter na nagpapadala ng impormasyon sa channel ng komunikasyon.

Clock counting circuit (SPI) - binibilang ang bilang ng mga pulso na akma sa sinusukat na agwat ng oras.

Control unit (CU) - ay kinakailangan upang i-coordinate ang pagpapatakbo ng lahat ng mga node ng device sa oras.

Display block (BO) - kinakailangan upang ipakita ang resulta ng pagsukat.

Parallel-to-serial code converter (PPC) - kino-convert ang code para sa paghahatid nito sa channel ng komunikasyon.

Ipinapakita ng Figure 2.1 iskema ng istruktura digital na aparato sa pagsukat, kabilang ang mga elementong inilarawan sa itaas.

Figure 2.1 - Structural diagram ng dinisenyo na device

Ang block diagram ng device ay binubuo ng isang FI block, na bumubuo ng mga signal sa pagdating ng nangungunang gilid ng sinusukat na pulso, at sa pagdating ng trailing edge. Ang signal na nabuo kapag dumating ang tumataas na gilid ay nagbibigay-daan sa pagpasa ng mga pulso ng orasan mula sa TG patungo sa SPI, na, kapag dumating ang mga pulso ng orasan mula sa TG, ay nagsasagawa ng pagbilang. Kapag dumating ang isang trailing edge, ang mga pulso mula sa TG ay hihinto sa pagdating sa SPI, at ang pagbibilang ay hihinto. Ang binary na kumbinasyon sa output ng SPI, ayon sa nagpapagana ng signal ng BU, ay pumapasok sa mga input ng BO at ng PPC. Dagdag pa, ang resulta ng pagsukat ay ipinapakita sa BO, at sa PPC circuit, ang binary na kumbinasyon ay na-convert mula sa isang parallel code sa isang serial, para sa karagdagang pagpasa sa channel ng komunikasyon.

Bumuo tayo ng isang functional diagram ng aparato sa pagsukat.

Pulse shaper - bumuo ng mga signal na tumutukoy sa simula at pagtatapos ng sinusukat na agwat ng oras. Kabilang dito ang mga detector ng harap (bumubuo ng signal na tumutukoy sa simula ng pulso) at sa likuran (signal ng dulo ng pulso) sa harap.

Mula sa mga front detector, ang mga pulso ay nahuhulog sa trigger, sa tulong kung saan ang kinakailangang agwat ng oras ay inilalaan.

Pinapayagan ka ng conjunctor na paganahin o huwag paganahin ang pagpasa ng mga pulso ng orasan na nabuo ng generator.

Kinakailangan ang counter para sa pagbibilang ng mga pulso. Upang bawasan ang bilang ng mga elemento sa pagtatayo ng time interval meter, gagamit kami ng binary-decimal counter, na gumagana alinsunod sa exchange code sa processing device, bilang counter para sa pagbibilang ng mga signal ng orasan.

Ang nasabing counter ay maglalaman ng sunud-sunod na kasamang isang-digit na BCD counter. Ang bilang ng mga binary digit ng counter ay tinutukoy ng formula:

Register ng imbakan - nag-iimbak ng impormasyon na nagmumula sa pulse counter, at nagbibigay-daan din sa iyo na maiwasan ang pagkutitap habang ipinapakita ang resulta ng pagbibilang sa indicator. Ito ay dahil sa ang katunayan na ang pagbabasa ng impormasyon mula sa rehistro ay isinasagawa lamang sa dulo ng bilang ng counter.

Isang code converter na nagko-convert ng impormasyon na nagmumula sa isang storage register sa isang format na maginhawa para sa pagpapatakbo ng decimal indicator. Ayon sa kundisyon, ang isang code tulad ng 8421+6 ay nagmumula sa counter.

Digital decimal indicator. Tukuyin natin ang kapasidad ng indicator device sa pamamagitan ng formula:

saan D max- ang pinakamataas na halaga ng sinusukat na dami, DD- katumpakan ng pagsukat.

Generator - bumubuo ng mga parihabang pulso ng isang ibinigay na dalas, kinakailangan para sa pagbibilang ng mga pulso at pagpapadala ng data. Gumagamit ang trabaho ng isang frequency generator at dalawang frequency divider ng 3 at 50, sa mga output kung saan ang mga frequency ng orasan ay ayon sa pagkakabanggit ay katumbas ng Hz at Hz.

Converter ng parallel code sa serial. Upang ipatupad ang code converter sa trabaho, isang rehistro na may parallel input at serial output ng impormasyon ay ginagamit.

Ang kapasidad ng isang rehistro na may parallel na input at serial output ng impormasyon ay natutukoy batay sa katotohanan na ang 4 na bit ay kinakailangan upang ipakita ang bawat decimal digit:

Tinitiyak ng control scheme ang koordinasyon sa oras ng pagpapatakbo ng lahat ng unit ng device. Kinokontrol ang paglilipat ng impormasyon mula sa rehistro ng imbakan patungo sa tagapagpahiwatig at sa channel ng komunikasyon.

Ipinapakita ng Figure 2.3 ang isang functional diagram ng dinisenyong pulse counting device, na gumagana ayon sa sumusunod na prinsipyo: sa unang sandali ng oras, ang signal ay inilalapat sa input ng DFT, na bumubuo ng isang pulso na dumarating sa input S ng ang trigger T, itinatakda ang output Q nito sa isang estado, kaya nagbibigay ng tuluy-tuloy na pagbibigay ng signal sa elemento ng lohika AT, sa pangalawang input kung saan ang isang signal ay ibinibigay mula sa frequency divider f/3. Kapag ang output Q ng trigger T ay isang mataas na antas ng signal, ang mga pulso ng orasan mula sa generator ay ipapadala sa counter. Kung ang trailing edge ng pulso ay dumating sa input, ang DPF ay bubuo ng isang signal na pumapasok sa input R ng trigger T at nire-reset ito, habang ang output Q ay nakatakda sa isang mababang antas ng signal, at isang lohikal na "0" ay lilitaw sa ang input ng AND elemento, na hindi laktawan ang pagpasa ng mga pulso mula sa generator - ang counter ay titigil sa pagbibilang.

Sa pagdating ng isang pulso tungkol sa trailing edge ng signal, ang CU circuit ay naka-on, na bumubuo ng isang senyas tungkol sa pahintulot na sumulat sa storage register at ang shift register sa output ng data mula sa kanila sa mga indicator at sa komunikasyon channel, ayon sa pagkakabanggit. Pagkatapos nito, inililipat ng CU ang mga elemento ng device sa paunang estado (i.e. pag-reset) upang ipagpatuloy ang pagsukat sa tagal ng iba pang mga pulso.

Ang Figure 2.2 ay nagpapakita ng block diagram ng algorithm ng pagpapatakbo ng device.

Figure 2.2 - Block diagram ng algorithm ng pagpapatakbo ng device

Ang aparato para sa pagsukat ng mga agwat ng oras ay gumagana ayon sa sumusunod na algorithm.

Kapag ang nangungunang gilid ng signal ay dumating sa input ng aparato, ang generator ay naka-on, na sa pamamagitan ng divider f/3 bumubuo ng mga pulso na may frequency f 1 = 10000 Hz, at nagbibigay ng signal ng orasan upang i-on ang counter, na binibilang ang bilang ng mga pulso bago dumating ang trailing edge ng signal. Kung ang counter ay umapaw, pagkatapos ay isa pang counter ang naka-on, at ang nauna ay nagbibigay ng resulta ng pagbilang, na nakasulat sa rehistro ng imbakan para ipakita sa indicator, at sa parallel-serial na rehistro para sa paghahatid pa sa channel ng komunikasyon . Kung ang isang overflow ay nangyari sa unang counter, pagkatapos ay ang pangalawang counter ay naka-on, kung ang isang overflow ay naganap dito, pagkatapos ay ang ikatlong counter ay naka-on, kung ang isang overflow ay nangyayari sa ikatlong counter, pagkatapos ay isang error indicator ay iilaw. Kapag ang signal ay huminto sa pagdating sa input, ang orasan pulses mula sa generator ay hindi fed sa counter at ang control circuit - ang counter ay nagpapanatili ng halaga nito hanggang sa dumating ang susunod na signal.

Figure 2.3 - Functional na diagram ng device

3 . Pagbuo ng isang circuit diagram ng device

3.1 Pagpili ng base ng elemento

Upang bumuo ng isang aparato para sa pagsukat ng agwat ng oras, kinakailangan upang pumili ng isang serye ng mga microcircuits kung saan ipapatupad ang lahat ng mga bloke ng aparato.

Ang pagpili ay dapat gawin sa mga pangunahing uri ng lohika: TTL, ESL, MOS. Sa mga tuntunin ng kaligtasan sa ingay, ang TTL series na microcircuits ay pinakaangkop. Ang ESL microcircuits ay may hindi sapat na noise immunity, at ang MOS microcircuits ay may labis na noise immunity at ang kanilang paggamit ay nabibigyang-katwiran sa mga device na ang mga block ay sumasailalim sa makabuluhang interference. Ang time interval meter ay hindi ganoong device. Bilang karagdagan, ang dinisenyo na aparato ay idinisenyo upang sukatin ang tagal ng mga positibong pulso, at ang ESL microcircuits ay negatibong logic microcircuits, at para sa kanilang aplikasyon kinakailangan na gumamit ng isang level converter, na medyo kumplikado sa disenyo ng aparato.

Bilang resulta ng paghahambing ng pangunahing serye ng TTL logic microcircuits, napili ang serye ng KR1533, na mayroong mga sumusunod na pangunahing parameter na ibinigay sa Talahanayan 3.1.

Talahanayan 3.1 - Mga pangunahing parameter ng microcircuits ng serye ng KR1533

Parameter	Ibig sabihin
Rpot, mW

Mula sa Talahanayan 3.1, maaari nating tapusin na ang serye ng KR1533 microcircuits ay may sapat na bilis, kaligtasan sa ingay, salik na sumasanga at sapat na mababang paggamit ng kuryente para sa dinisenyong aparato. Bilang karagdagan, ang functional na komposisyon ng mga microcircuits ng seryeng ito ay medyo malawak, na mahalaga din sa mga praktikal na aplikasyon.

Ang paggamit ng mga microcircuits ng iba pang serye ng TTL kasama ang napiling serye ng mga microcircuits ay posible rin nang walang paggamit ng mga signal level converter.

3.2 Pagdidisenyo ng Slot Edge Scheme

Upang makontrol ang mga sandali ng simula at pagtatapos ng pagbibilang ng mga pulso mula sa isang generator ng orasan, kailangan mo ng isang aparato na bubuo, ayon sa pagkakabanggit, ng mga pulso ng simula at pagtatapos ng pagbibilang. Kapag sinusukat ang mga agwat ng oras ng mga pulso, ang mga naturang device ay mga edge detector. Alinsunod sa takdang-aralin para sa gawaing kurso, kinakailangan na magdisenyo ng isang aparato para sa pagsukat ng tagal ng mga impulses. Sa pag-iisip na ito, para makabuo ng count start pulse, kinakailangang gumamit ng leading edge detector, at para makabuo ng count end pulse, dapat gumamit ng trailing edge detector.

Mayroong maraming mga scheme para sa mga detektor ng nangunguna at sumusunod na mga gilid. Lahat sila ay may kanya-kanyang pakinabang at disadvantages. Sa device na ito, ipinapayong ilapat ang circuit ng detector sa mga lohikal na elemento. Ang pamamaraan na ito ay ang pinakasimpleng dahil sa kakulangan ng mga elemento na nagbubuklod ng chip. Karaniwang pamamaraan ang rising edge detector ay ipinapakita sa Figure 3.1

Figure 3.1 - Detektor ng nangungunang gilid

Ang prinsipyo ng pagpapatakbo ng circuit ay ipinaliwanag ng timing diagram sa Figure 3.2.

Figure 3.2 - Timing diagram ng rising edge detector

Tulad ng makikita mula sa timing diagram, ang pulso sa output ng circuit ay lilitaw sa sandaling lumitaw ang nangungunang gilid ng input pulse at tumatagal ng ilang oras. Ang tagal ng output pulse ay tinutukoy ng oras ng pagkaantala ng mga elemento ng logic na kasama sa detector. Ang tagal ng output pulse ay dapat sapat para sa isang malinaw na operasyon ng trigger na kumokontrol sa simula at pagtatapos ng generator pulse count. Para siguradong trigger operation, kinakailangan na matupad ang kundisyon 3.1.

Bilang isang RS flip-flop, ginagamit namin ang KR1533TR2 microcircuit, ang oras ng pagtugon na hindi lalampas sa 26 ns. Ang tagal ng output pulse ng leading edge detector ay:

kung saan ang n ay ang bilang ng mga elemento ng lohika na kasama sa detektor;

t ZDR - pagkaantala ng oras sa paglipat ng elemento ng lohika.

Ang minimum na kinakailangang lapad ng pulso para sa trigger na ito ay:

Upang bumuo ng tumataas na gilid na detector, ginagamit namin ang KR1533LA3 chip na naglalaman ng 4 na 2-NAND logic elements na may average na oras ng pagkaantala na 8 ns. Sa kasong ito, ang tagal ng pulso ay:

Upang madagdagan ang tagal ng output pulse ng nangungunang edge detector sa kinakailangang halaga, kinakailangang gumamit ng apat na series-connected inverters na ginawa sa KR1533LA3 microcircuit. Ang nangungunang edge detector circuit sa kasong ito ay kukuha ng form na ipinapakita sa Figure 3.3.

Figure 3.3 - Scheme ng leading edge detector

Ang isang tipikal na trailing edge detector circuit ay may form na ipinapakita sa Figure 3.4.

Figure 3.4 - Trailing edge detector

Ang isang timing diagram na nagpapaliwanag sa prinsipyo ng pagpapatakbo ng trailing edge detector ay ipinapakita sa Figure 3.5.

Figure 3.5 - timing diagram ng trailing edge detector

Upang bumuo ng trailing edge detector, ginagamit namin ang KR1533LE1 chip na naglalaman ng 4 na 2-OR-NOT logic na elemento na may average na oras ng pagkaantala na 11 ns. Sa kasong ito, ang tagal ng pulso ay:

Ang nagreresultang tagal ng output pulse ay mas mababa sa minimum na kinakailangan (3.3). Upang makakuha ng tagal ng pulso ng output na hindi bababa sa minimum, kinakailangang isama ang 4 na elemento ng logic ng KR1533LE1 microcircuit sa trailing edge detector circuit. Ang trailing edge detector circuit sa kasong ito ay magkakaroon ng form na ipinapakita sa Figure 3.6, at ang tagal ng output pulse ay magiging katumbas ng:

Figure 3.6 - Scheme ng trailing edge detector

3.3 Disenyo ng generator

Upang i-synchronize ang pagpapatakbo ng circuit ng aparato, upang makatanggap ng mga pulso para sa pagsukat ng agwat ng oras, mga pulso na nagtatakda ng rate ng paglilipat ng data sa channel ng komunikasyon, kinakailangan na magkaroon ng generator na maaaring makabuo ng mga pulso ng orasan na may ibinigay na rate ng pag-uulit at tagal ng pulso. . Bukod dito, ang tagal ng mga pulso ng generator ay dapat sapat upang ma-trigger ang lahat ng mga aparatong pinapagana nito.

Ang dalas ng generator ay pinili mula sa kondisyon:

kung saan ang LCM ay ang least common multiple.

Ayon sa takdang-aralin para sa gawaing kurso, ang katumpakan ng pagsukat ng DD ay 0.1 ms, at ang rate ng paglipat ng data sa channel ng komunikasyon V lane ay 600 bps. Alinsunod dito, ang dalas ng generator ng orasan ay katumbas ng:

Upang matiyak ang isang ibinigay na katumpakan ng pagsukat at bilis ng paghahatid, kailangan ang iba't ibang frequency ng orasan. Ang paggamit ng dalawang generator ng orasan ay maaaring malutas ang problemang ito, gayunpaman, ang parehong mga generator ay dapat gumana nang sabay-sabay, kung saan may mga paghihirap. Samakatuwid, sa pagsasagawa, isang generator at frequency divider ang ginagamit upang makuha ang kinakailangang mga frequency ng orasan. Ang device na nasa ilalim ng development ay gumagamit ng dalawang frequency ng orasan, kaya dalawang frequency divider na may iba't ibang division ratio ang ginagamit. Ang mga dibisyon coefficient ay maaaring kalkulahin gamit ang mga sumusunod na formula:

Ang mga ratios ng paghahati ng mga frequency divider na kinakalkula ng mga formula 3.9 ay:

Batay sa katotohanan na ang dalas ng generator ay 30 kHz, ang panahon ng henerasyon ay:

Sa isang duty cycle na katumbas ng 2, ang tagal ng pulso ay dapat na katumbas ng tagal ng pag-pause:

Ang clock generator circuit ay ipinapakita sa Figure 3.7.

Figure 3.7 - Scheme ng generator ng orasan

Ang mga yugto ng buffer sa generator ay nagpapabuti sa hugis ng boltahe ng output at binabawasan ang epekto ng pagkarga sa dalas ng henerasyon.

Ang mga formula para sa pagkalkula ng tagal ng pulso at pag-pause ay ang mga sumusunod:

Upang makakuha ng isang naibigay na dalas, ang paglaban ng risistor at ang kapasidad ng kapasitor ay dapat, ayon sa pagkakabanggit, ay katumbas ng:

3.4 Disenyomga divider ng dalas

Ang pangangailangan para sa mga frequency divider ay nabigyang-katwiran sa nakaraang seksyon. Maipapayo na bumuo ng mga frequency divider sa isang serial counter sa D-flip-flops na may ibinigay na conversion factor ayon sa state decoding method.

Upang bumuo ng isang counter na may ibinigay na kadahilanan ng conversion, isang regular na counter ay binuo sa D-flip-flops, at pagkatapos ay ipinakilala ang mga link na nagbabawal sa mga hindi kinakailangang estado. Dapat pansinin na ang una at huling labis na estado ay maaaring hindi paganahin.

Upang makabuo ng counter na may mga n stable na estado, kailangan mo ng D-flip-flops. Upang bumuo ng counter na may conversion factor na 3, kailangan mo ng trigger. Pinipili namin ang KR1533TM2 chip na naglalaman ng 2 D-flip-flop na may mga setup input. Ang mga ipinagbabawal na estado ay nasa likod simula sa 3. Ang frequency divider circuit ay ipinapakita sa Figure 3.8, ang timing diagram na nagpapaliwanag sa prinsipyo ng operasyon nito ay nasa Figure 3.9.

Figure 3.8 - Schematic ng frequency divider ng 3

Figure 3.9 - Timing diagram ng frequency divider ng 3

Para makabuo ng frequency divider ng 50, kailangan mo ng D-flip-flops. Pumili tayo ng 3 KR1533TM2 microcircuits na naglalaman ng 2 D-flip-flop na may mga installation input. Ang mga ipinagbabawal na estado ng counter ay susunod sa likod simula sa 50. Ang binary code ng numero 50 ay 110010. Ang frequency divider circuit ng 50 ay ipinapakita sa Figure 3.10.

Figure 3.10 - Schematic ng frequency divider ng 50

3.5 Synthesis ng isang subtractive BCD counterSaayos ng pagbibilang 8421+6 saD- nag-trigger

Ayon sa gawain para sa gawaing kurso, ang binary-decimal na counter ay dapat na synthesize sa D-flip-flops, at dapat itong magkaroon ng pagkakasunud-sunod ng pagbibilang na tinukoy alinsunod sa opsyon. Ang gawain ay nagpapahiwatig ng pagkakasunud-sunod ng pagbibilang 8421+6, alinsunod sa pagkakasunud-sunod ng pagbibilang na ito, ang binary code ng mga decimal na digit ay ibinibigay sa talahanayan 3.2.

Talahanayan 3.2 - Binary Decimal Code

Desimal na digit	Binary Decimal Code

Upang mag-synthesize ng subtractive counter, kailangan mo munang magbigay ng talahanayan ng paggana ng D-flip-flop (Talahanayan 3.3).

Talahanayan 3.3 - Kasabay na talahanayan ng pagpapatakbo ng D-flip-flop

Ipinapakita ng talahanayan 3.3 na ang estado ng input D ng flip-flop ay muling isinulat sa output Q lamang kung mayroong mataas na antas sa input C. Isinasaalang-alang ang talahanayan ng D-flip-flop, posible na mag-compile ng talahanayan ng pagpapatakbo ng subtractive counter (Talahanayan 3.4).

Talahanayan 3.4 - Talaan ng pagpapatakbo ng subtractive counter

Ang susunod na hakbang sa pag-synthesize ng subtractive counter ay i-minimize ang mga resultang function D 1 , D 2 , D 3 at D 4 . Maginhawang i-minimize ang mga function na ito gamit ang mga mapa ng Karnaugh. Upang makabuo ng isang circuit sa batayan ng Schaeffer, kinakailangan upang i-minimize ang mga function sa pamamagitan ng mga yunit. Ang proseso ng pag-minimize ay ipinapakita sa mga talahanayan 3.5 - 3.8.

Talahanayan 3.5 - Pag-minimize ng function D 1 gamit ang Karnaugh map

Talahanayan 3.6 - Pag-minimize ng function D 2 gamit ang Karnaugh map

Talahanayan 3.7 - Pag-minimize ng function D 3 gamit ang Karnaugh map

Ang resulta ng pagliit ng mga function D 1 , D 2 , D 3 , D 4 ay dapat na mabago upang makabuo ng isang circuit sa Schaeffer na batayan. Ang mga resulta ng pag-minimize at pagbabago ng mga function ay ibinibigay sa mga formula 3.16 - 3.19, at ang loan function Z - 3.20.

Upang makabuo ng isang circuit, kakailanganin mo ng 4 na elemento ng D-flip-flop, 2-AND-NOT at 3-AND-NOT. Ilapat natin ang microcircuits KR1533TM2, KR1533LA3 at KR1533LA4. Ang circuit ng synthesized BCD counter na may counting order 8421+6 ay ipinapakita sa Figure 3.11. Ang isang timing diagram na nagpapaliwanag sa prinsipyo ng operasyon nito ay ipinapakita sa Figure 3.12.

Talahanayan 3.8 - Pag-minimize ng function D 4 gamit ang Karnaugh map

Figure 3.11 - Scheme ng binary decimal counter

Larawan 3.12 - BCD Timing Diagram

3.6 Display device na disenyo

Kasama sa display device ang isang code converter, isang rehistro at mga indicator. Upang itugma ang rehistro sa tagapagpahiwatig, kinakailangan na gumamit ng mga elemento na may mas mataas na kapasidad ng pagkarga. Dahil sa mga naturang elemento, maginhawang gamitin ang KR1533LN8 microcircuit, na naglalaman ng 6 NOT logic elements na may tumaas na kapasidad ng pagkarga. Ang maximum na kasalukuyang para sa mga naturang elemento ay 24 mA. Bilang indicator, ginagamit namin ang ALS324B indicator ng pulang glow. Ang mga pangunahing parameter nito ay ibinibigay sa Talahanayan 3.9.

Talahanayan 3.9 - Mga parameter ng tagapagpahiwatig ng ALS324B

Ang paglilimita sa mga resistor ay dapat gamitin upang limitahan ang pinakamataas na kasalukuyang sa pamamagitan ng tagapagpahiwatig. Maaari mong kalkulahin ang paglaban ng paglilimita ng mga resistor gamit ang formula 3.21.

kung saan U i.p. - boltahe ng power supply ng microcircuit;

U pr - direktang pagbaba ng boltahe sa segment ng indicator;

I pr - direktang kasalukuyang sa pamamagitan ng segment ng tagapagpahiwatig.

Ang pagpili ng direktang kasalukuyang sa pamamagitan ng tagapagpahiwatig na katumbas ng 20 mA, at ipagpalagay na ang logic na zero boltahe na katumbas ng 0.5 V, nakukuha namin:

3.6 .1 Code Converter Synthesis

Ayon sa gawain para sa gawaing kurso, ang resulta ng pagsukat ay dapat makita gamit ang pitong-segment na tagapagpahiwatig. Ang code converter ay idinisenyo upang kontrolin ang isang pitong-segment na indicator sa pamamagitan ng pag-convert ng binary-decimal code sa isang code na nagbibigay-daan sa iyong maipakita nang tama ang resulta ng pagsukat gamit ang isang pitong-segment na indicator.

Mayroong ilang mga paraan upang bumuo ng isang code converter. Ang mga sumusunod na subseksyon ay tatalakay sa ilan sa mga ito.

Synthesis ng isang code converter batay sa mga Boolean equation

Ang pamamaraang ito ng code converter synthesis ay batay sa katotohanan na ang bawat isa sa mga pinapayagang kumbinasyon ng code ay itinalaga ng pitong-digit na kumbinasyon ng code, sa tulong kung saan ang kaukulang decimal na digit ay ipinapakita sa indicator. Susunod, ang pag-minimize ng hindi kumpletong tinukoy na mga function a - g ay isinasagawa gamit ang mga mapa ng Carnot para sa mga isa at mga zero, at pagkatapos ay itinayo ang mga circuit converter ng code sa Schaeffer at Pierce na batayan, ayon sa pagkakabanggit.

Ang talahanayan 3.10 ay naglalaman ng isang talahanayan ng paggana ng code converter.

Talahanayan 3.10 - Talaan ng pagpapatakbo ng code converter

Desimal na digit

Ang pag-minimize ng mga function a - g gamit ang mga mapa ng Carnot ay ipinakita sa mga talahanayan 3.11 - 3.17, at ang mga resulta ng minimization ay nasa mga formula 3.23 - 3.36.

Talahanayan 3.11 - Pag-minimize ng function a gamit ang Karnaugh map

Talahanayan 3.12 - Pag-minimize ng function b gamit ang Karnaugh map

Talahanayan 3.13 - Pag-minimize ng isang function gamit ang isang Karnaugh map

Talahanayan 3.14 - Pag-minimize ng function d gamit ang Karnaugh map

Talahanayan 3.15 - Pag-minimize ng function e gamit ang isang Karnot map

Talahanayan 3.16 - Pag-minimize ng function f gamit ang isang Karnaugh map

Talahanayan 3.17 - Pag-minimize ng function g gamit ang Karnaugh map

Ang scheme ng code converter sa Schaeffer na batayan ay ipinapakita sa Figure 3.13. Kapag gumagawa ng circuit, ginamit ang microcircuits KR1533LA1, KR1533LA2, KR1533LA3, KR1533LA4.

Ang scheme ng code converter sa Pierce na batayan ay ipinapakita sa Figure 3.14. Kapag gumagawa ng circuit, ginamit ang microcircuits KR1533LE1, KR1533LE4, KR531LE7.

Figure 3.13 - Scheme ng code converter sa Schaeffer na batayan

Figure 3.14 - Scheme ng code converter sa Schaeffer na batayan

Synthesis ng isang code converter batay sa system decoder-encoder

Ang synthesis ng code converter sa paraang ito ay binubuo sa paggamit ng kumpletong decoder at encoder. Ang bilang ng mga output ng kumpletong decoder sa kasong ito ay 2 4 =16, at ang bilang ng mga input ng encoder ay 2 7 =128. Ang gawain ay upang matukoy ang input ng encoder, kung saan kailangan mong ikonekta ang kaukulang output ng decoder upang makuha ang nais na kumbinasyon sa output nito. Ang numero ng input ng encoder ay kinakalkula na isinasaalang-alang ang mga timbang ng mga bit ng kinakailangang pitong-bit na code. Sa pagsasagawa, ang pamamaraang ito ay hindi praktikal na gamitin dahil sa mataas na gastos sa hardware. Ipinapakita ng talahanayan 3.18 ang mga numero ng input ng encoder na naaayon sa mga numero ng output ng decoder. Ang scheme ng binuo na aparato ay ipinapakita sa Figure 3.15.

Talahanayan 3.18 - Talaan ng pagpapatakbo ng code converter

Decimal

encoder

Figure 3.15 - Scheme ng code converter batay sa decoder-encoder system

Synthesis ng isang code converter batay sa programmable lohikal na matris

Ang programmable logic matrix ay mayroon P mga input, k elemento At, ang mga output ng kung saan ang form k patayong gulong, m O mga elemento, ang mga output kung saan ay konektado sa modulo 2 adders na kumikilos bilang mga kinokontrol na inverters. Ang mga output ng mga ito m Ang mga inverters ay ang mga output ng PLA mismo. Ang bawat elemento ng AND ay may 2 P mga input kung saan ito ay konektado sa lahat ng mga bus ng input signal at ang kanilang mga inversion. Ang mga espesyal na jumper ay kasama sa mga linya ng komunikasyon. Ang mga jumper na ito ay gawa sa isang partikular na materyal (halimbawa, nichrome, crystalline silicon) o sa anyo espesyal na distrito mga transition upang sila ay piliing sirain ("nasunog"), na nag-iiwan lamang ng mga koneksyon na kailangan ng mamimili ng PLM. Sa isang bilang ng mga uri ng PLA, ang mamimili mismo ay maaaring masunog ang mga jumper sa pamamagitan ng paglalapat ng kasalukuyang o boltahe na mga pulso ng isang tiyak na amplitude at tagal sa kaukulang mga terminal ng pabahay.

Ang mga elemento ng OR sa PLA, pati na rin ang mga elemento ng AND, ay may mga nasusunog na jumper sa mga input, sa tulong kung saan nakakonekta ang mga ito sa lahat ng mga vertical na bus. Pagkatapos masunog sa programmer hindi kinakailangang mga jumper, ang mga elemento ng OR ay mayroon ding mga koneksyon lamang sa mga vertical na kinakailangan para sa mamimili. Ang teknikal na pagpapatupad ng mga elemento ng OR ay tulad na pagkatapos masunog ang mga jumper, ang mga lohikal na antas ng zero ay ibinibigay sa mga "hindi konektado" na mga input.

Katulad nito, ang kawalan o pagbabaligtad ng mga output ng OR ay naka-program, ayon sa pagkakabanggit, na sinusunog o iniiwan ang mga jumper sa itaas na mga input ng mga elemento ng M2.

Ang mga pamamaraan ng teknolohikal na pagpapatupad ng mga elemento AT, O, M2 at mga masisirang jumper ay maaaring magkakaiba. Mula sa punto ng view ng lohikal na disenyo, ito ay mahalaga lamang na ang circuit designer na gumagamit ng PLA ay maaaring, sa kanyang sariling paghuhusga:

Ilapat sa anumang elemento AT anumang kumbinasyon ng mga PLA input o sa kanilang mga inversion;

Kumonekta sa anumang elemento O anumang kumbinasyon ng mga patayong busbar (AT mga output);

Baligtarin ang mga output ng alinmang OR.

Ang ganitong mga posibilidad ay napakadaling ipatupad ang mga nagko-convert ng code o, kung ano ang pareho, mga sistema ng mga lohikal na function sa PLA.

Bumuo tayo ng code converter batay sa PLA (figure 3.16).

Figure 3.16 - Scheme ng code converter sa PLA

3. 6.2 Parallel Register Synthesisna may single-phase na pagtanggap ng data

Upang ang impormasyong ipinapakita sa mga tagapagpahiwatig ay maipakita sa loob ng mahabang panahon, at upang ibukod din ang pagpapakita ng proseso ng pagbibilang ng mga pulso sa pamamagitan ng counter (pagkutitap), kinakailangan na gumamit ng isang aparato na magpapahintulot sa pag-imbak ng impormasyon. natanggap mula sa BCD counter. Ang ganitong aparato ay isang parallel register. Ang bilang ng mga digit nito ay tinutukoy ng bilang ng mga digit ng impormasyon na ibinigay ng counter, at ang bilang ng mga kinakailangang rehistro ay tinutukoy ng bilang ng mga kinakailangang elemento ng pagpapakita.

Ang pagsulat sa rehistro ay dapat gawin pagkatapos ng pagtatapos ng pagbibilang ng mga pulso ng binary-decimal counter. Bago isulat, ang rehistro ay dapat itakda sa paunang halaga (zero).

Upang bumuo ng isang rehistro, ito ay maginhawa upang gamitin ang D-flip-flops. Ang KR1533TM2 chip ay angkop para dito. ang scheme ng synthesized register ay ipinapakita sa Figure 3.17.

Figure 3.17 - Diagram ng isang parallel register

3. 7 Parallel-serial na disenyoconverter

Ang node na ito ng binuo na aparato ay ginagamit upang maglipat ng data sa channel ng komunikasyon. Ang pagsulat sa rehistro ay isinasagawa nang magkatulad, at ang data ay ibinibigay nang sunud-sunod. Upang ibukod ang pagsusulat sa rehistro bago matapos ang pagbibilang ng mga pulso, ginagamit ang isang pamamaraan na nagbabawal sa pagsulat hanggang sa lumitaw ang isang pulso sa output ng trailing edge detector.

Ito ay kapaki-pakinabang upang bumuo ng rehistro sa batayan ng D-flip-flops. Ang kanilang numero ay tinutukoy ng dami ng impormasyon na kailangang ilipat sa channel ng komunikasyon. Sa device na binuo, 16 bits ng impormasyon ang dapat ilipat sa communication channel (4 bits mula sa bawat isa sa 4 na counter). Mula dito sumusunod na ang bilang ng mga kinakailangang trigger ay 16. Ang scheme ng binuong rehistro ay ipinapakita sa Figure 3.18.

Ang prinsipyo ng pagpapatakbo ng aparato ay ang mga sumusunod. Bago magsimula ang pag-record, ni-reset ang lahat ng trigger. Kapag natanggap ang isang nagpapagana na pulso, ang mga trigger ay itatakda sa estado na naaayon sa ipinadalang bit ng impormasyon. Susunod, ang impormasyon ay inilipat sa channel ng komunikasyon, at sa pagkumpleto ng paglipat ng data, ang lahat ng mga trigger ng rehistro ay nakatakda sa zero na estado.

Figure 3.18 - Scheme ng shift register

3. 8 Disenyo ng devicepamamahala

Ang control unit ay idinisenyo upang i-coordinate ang pagpapatakbo ng mga node ng isang digital device sa oras. Ang mga pangunahing gawain ng control unit ay:

Pamamahala ng pag-record ng impormasyon sa mga rehistro ng imbakan at mga rehistro ng shift at ang pagpapalabas ng data mula sa kanila sa mga tagapagpahiwatig at sa channel ng komunikasyon;

Pamamahala ng paglipat ng data sa channel ng komunikasyon;

Paglilipat ng aparato sa paunang estado nito para sa posibleng pagpapatuloy ng pagsukat;

Pag-isyu ng signal ng error kapag ang tagal ng sinusukat na pulso ay lumampas sa saklaw ng pagsukat.

Upang malutas ang mga problemang ito, gagamitin namin ang:

Sequential summing counter na may conversion factor na 16 (16 ay tumutugma sa dami ng impormasyong ipinadala sa channel ng komunikasyon).

Bilang elektronikong susi, na nagbibigay ng pag-reset ng mga counter at nagsasaad ng signal ng error kapag may naganap na error, gumagamit kami ng D-trigger at OR na mga elemento.

Ginagamit namin ang linya ng pagkaantala upang i-coordinate ang paglipat ng mga elemento ng lohika sa oras;

I-reset ang device para i-reset ang mga counter at trigger.

3. 8 .1 Synthesis ng isang counter na may conversion factor na 16

Kasama ang shift register sa data transmission device, kinakailangang gumamit ng counter. Sa tulong nito, natutukoy ang sandali kung kailan ililipat ang lahat ng data sa channel ng komunikasyon. Ito ay kinakailangan upang maitakda ang lahat ng mga trigger ng rehistro sa zero at maiwasan ang pagpapadala ng maling data sa channel ng komunikasyon. Maipapayo na bumuo ng isang counter sa D-flip-flops. Para makakuha ng conversion factor na 16, kailangan mong maglapat ng 4 na trigger. Gamitin natin ang KR1533TM2 microcircuits. Ang scheme ng synthesized summing counter ay ipinapakita sa Figure 3.19, at ang timing diagram ay ipinapakita sa Figure 3.20.

Figure 3.19 - Diagram ng isang totalizing counter na may conversion factor na 16

Figure 3.20 - Timing diagram ng counter na may conversion factor na 16

3. 8 .2 Pagbuo ng isang reset scheme

Ang reset circuit ay idinisenyo upang i-reset ang lahat ng mga trigger na bahagi ng device na ginagawa kapag naka-on ang power, gayundin pagkatapos makumpleto ang proseso ng pagsukat at pagpapadala ng data sa channel ng komunikasyon. Upang bumuo ng isang reset circuit, ito ay maginhawa upang gamitin ang isang restartable one-shot. Ito ay bumubuo ng isang pulso ng isang naibigay na tagal kapag ang ilang mga signal ay dumating sa mga input nito. Gamitin natin ang KR1533AG3 microcircuit bilang isang solong vibrator. Ang single vibrator sa chip na ito ay may tatlong input: dalawang start ST1, ST2 at isang reset input R. Ang single vibrator ay maaaring simulan sa maraming paraan. Sa kasong ito, ang tumataas na gilid na nagti-trigger sa input ST2 na may mababang antas sa ST1 at mataas na antas sa input R ang pinakaangkop. Ang reset device ay ipinapakita sa Figure 3.21.

Ang tagal ng nabuong pulso ay dapat sapat upang mapagkakatiwalaang i-reset ang lahat ng mga rehistro. Pinipili namin ang tagal na katumbas ng 10 µs. Ang tagal ng pulso na nabuo ng nag-iisang vibrator ay tinutukoy ng formula 3.37

Pinipili namin ang kapasidad ng kapasitor na katumbas ng 1000 pF. Pagkatapos ang paglaban ng risistor na may tagal ng pulso na 10 μs ay magiging 22000 ohms.

Figure 3.21 - I-reset ang scheme

Figure 3.22 - Timing diagram ng reset circuit

3. 8 .3 Pagbuo ng linya ng pagkaantala

Ang linya ng pagkaantala ay idinisenyo upang maantala ang mga signal ng pagsulat sa mga rehistro ng imbakan at sa rehistro ng shift. Ang write signal ay isang trailing edge detector pulse. Ang pagkaantala ay kailangang ma-time

Bubuo kami ng linya ng pagkaantala sa KR1533LA3 chip (mga elemento ng NAND). Kapag gumagawa ng linya ng pagkaantala, kailangan ding isaalang-alang na ang trailing edge detector ay bumubuo ng isang mababang antas ng pulso, at ang pulso na nagpapahintulot sa pagsulat sa mga rehistro ay dapat na mayroong mataas na lebel. Ang oras ng pagkaantala ng isang elemento ay 10 ns, at ang oras ng pag-trigger ay 22 ns. Upang maantala ang write pulse sa mga rehistro ng imbakan, gumagamit kami ng 5 elemento. Ang oras ng pagkaantala ay magiging:

Upang maantala ang write signal sa shift register na may kaugnayan sa write signal sa storage registers, 6 na elemento ang naaangkop. Ang oras ng pagkaantala ay magiging:

Ang control block diagram ay ipinapakita sa Figure 3.23. Ang timing diagram ng time interval meter ay ipinapakita sa Figure 3.24.

Figure 3.23 - Diagram ng control unit

Figure 3.24 - Timing diagram ng time interval meter

Konklusyon

Sa kurso ng gawaing kurso, ang isang schematic diagram ng isang aparato para sa pagsukat ng tagal ng pulso ay binuo, na nagbibigay ng pagsukat ng mga agwat ng oras na may tagal na hindi hihigit sa 1000 ms na may katumpakan na 0.1 ms, at isang rate ng paglilipat ng data ng 600.

Upang matiyak ang gayong mga parameter, ang pangunahing mga yunit ng pag-andar ay idinisenyo:

Pulse shaper;

generator ng orasan;

Sirkit ng pagbibilang ng pulso;

Control block;

bloke ng display;

Converter ng parallel code sa serial.

Bibliograpiya

1. Avanesyan G.R., Levshin V.P. Mga pinagsama-samang circuit TTL, TTLSH. - M.: Mashinostroenie, 1993. - 256 p.

2. Kuznetsov V.A. Mga sukat sa electronics: Reference book - M.: Energoatomizdat, 1987. - 512 p.

3. Maltseva L.A. Mga Batayan ng digital na teknolohiya - M .: Radyo at komunikasyon, 1987. - 128 p.

4. Mga patnubay para sa kursong gawain sa disiplina na "Digital circuitry" sa paksang "Disenyo ng isang digital na aparato".

5. Mirsky G.Ya. Mga elektronikong sukat - M.: Radyo at komunikasyon, 1986. - 440 p.

6. Novikov Yu.V. Mga Batayan ng digital circuitry. Mga pangunahing elemento at scheme. Mga pamamaraan ng disenyo - M.: Mir, 2001. - 379 p.

7. Ornadsky P.P. Mga awtomatikong sukat at device. - SA.; Teknik, 1990. - 448 p.

8. Potemkin I.S. Mga functional na node ng digital automation. - M.: Energoatomizdat, 1988. - 320 p.

9. Ugryumov E.P. Digital circuitry - St. Petersburg: BHV-Petersburg, 2004. - 528 p.

10. Shilo V.L. Mga sikat na digital microcircuits: Handbook - M.: Metalurgy, 1988. - 352 p.

11. Yakubovsky S.V., Nisselson L.I., Kuleshova V.I. Digital at analog integrated circuits: isang Handbook - M.: Radyo at komunikasyon, 1990. - 496 p.

12. Pukhalsky G.I., Novoseltseva G.Ya. Disenyo ng mga discrete device sa integrated circuits: isang Handbook - M .: Radyo at komunikasyon, 1990. - 304 p.

Naka-host sa Allbest.ru

Mga Katulad na Dokumento

Pagpapatupad ng microprocessor at digital na teknolohiya sa mga control device para sa mga pasilidad na pang-industriya. Pagdidisenyo ng circuit para sa isang edge detector, isang clock generator, isang counting device, isang output unit sa isang processing device, isang indikasyon at control unit.

term paper, idinagdag noong 05/15/2012


Pagdidisenyo ng mga digital at logic circuit bilang pangunahing bahagi ng control at monitoring system ng barko. Ang mga pangunahing bahagi ng block diagram at ang algorithm para sa pagpapatakbo ng isang digital recording device. Synthesis at minimization ng logic circuits.

term paper, idinagdag noong 05/13/2009


pangkalahatang katangian digital circuits, ang kanilang mga pakinabang kaysa sa mga analog. Pagdidisenyo ng Digital Meter na may Inductive Flowmeter at Voltmeter Function pare-pareho ang boltahe, pagbuo ng functional at structural scheme nito.

term paper, idinagdag noong 02/13/2013


Pagdidisenyo ng alarm clock para sa pagbibilang ng oras at pagbuo ng signal sa isang partikular na oras, pagsusuri ng mga istruktura at functional na diagram ng device. Pagbuo ng isang schematic diagram batay sa napiling base ng elemento. Pagbuo ng mga diagram ng oras.

term paper, idinagdag 05/30/2015


Pagdidisenyo ng device na nagsasagawa ng mabilis na pagbabagong Fourier sa 512 signal point. Paglalarawan ng arkitektura ng mga processor ng DSP ng pamilya ADSP-219x. Pagpapatupad ng serial communication channel. Pag-unlad ng mga istruktura at functional na diagram ng aparato.

term paper, idinagdag noong 01/16/2013


Disenyo ng isang kasabay na counter na may apat na output, paikot na binabago ang mga estado nito. Paglutas ng mga problema ng lohikal na synthesis ng mga node at mga bloke ng mga digital na computer. Pagbuo ng structural, functional at electrical circuit diagram ng isang partikular na device.

pagsubok, idinagdag noong 01/19/2014


Algorithmic, lohikal at disenyo-teknolohiyang disenyo ng isang operational machine. Ang pag-aaral ng base ng elemento ng pinakasimpleng mga digital device. Pagbuo ng isang digital na aparato para sa pag-order ng mga binary na numero. Synthesis ng mga circuit diagram.

term paper, idinagdag noong 01/07/2015


Mga pamamaraan para sa pagsukat ng kasalukuyang at boltahe. Pagdidisenyo ng Digital Power Meter direktang kasalukuyang. Ang pagpili ng base ng elemento ng device ayon sa electrical circuit diagram, ang paraan ng pag-install ng mga elemento. Pagkalkula ng kahusayan sa ekonomiya ng aparato.

term paper, idinagdag noong 07/21/2011


Pag-uuri ng digital mga instrumento sa pagsukat, pagbuo ng isang block diagram ng isang aparato para sa pagsukat ng mga temporal na halaga ng mga signal. Paglalarawan ng pangunahing microcontroller at software. Hardware-software na paraan ng kontrol at diagnostic ng device.

thesis, idinagdag noong 10/20/2010


Pagmomodelo ng time interval meter sa MathCad. Assembly ng isang rectangular pulse generator circuit sa Electronics WorkBench programming environment. Layunin at disenyo ng ultrasonic flaw detector UD2-12. Pulse synchronization generator.

Mayroong dalawang pangunahing pamamaraan para sa pagsukat ng panahon at mga agwat ng oras:

oscillographic;

elektronikong pagbibilang.

Ang pagsukat ng mga agwat ng oras gamit ang isang oscilloscope ay isinasagawa sa oscillogram ng inimbestigahan na boltahe gamit ang isang linear sweep. Dahil sa mga makabuluhang error sa pagbibilang ng simula at pagtatapos ng agwat, gayundin dahil sa hindi pagkaka-linearity ng sweep, ang kabuuang error sa pagsukat ng mga agwat ng oras ay ilang porsyento. Ang isang mas maliit na error ay likas sa mga espesyal na metro ng mga agwat ng oras na may spiral sweep.

Sa kasalukuyan, ang mga pamamaraan ng elektronikong pagbibilang para sa pagsukat ng tagal at pagitan ng oras ay ang pinakakaraniwan. Ang mga pangunahing ay:

digital na paraan para sa pagsukat ng mga agwat ng oras;

paraan ng interpolation;

pamamaraan ng vernier.

Digital na pamamaraan para sa pagsukat ng mga agwat ng oras

Ang prinsipyo ng pagsukat ng panahon ng isang harmonic signal sa pamamagitan ng digital na pamamaraan gamit ang isang digital frequency meter ay inilalarawan sa fig. 17.1, na nagpapakita ng block diagram ng device sa mode ng pagsukat ng panahon ng harmonic oscillations at ang mga timing diagram na naaayon sa operasyon nito.

Pagsusukat ng agwat ng oras T x Ang digital na pamamaraan ay batay sa pagpuno nito ng mga pulso na sinusundan ng isang huwarang panahon T tungkol sa, at pagbibilang ng numero M X mga impulses na ito.

Ang lahat ng elemento ng device at ang kanilang pagkilos ay nasuri sa mga bagay na nauugnay sa pagsukat ng dalas. Ang istrukturang komposisyon ng reference frequency generator kapag sinusukat ang panahon ay tinalakay sa ibaba.

kanin. 3.6 Digital na paraan para sa pagsukat ng mga agwat ng oras: a - block diagram; b - mga tsart ng oras

Harmonic signal, tuldok T x na gusto mong sukatin, pagkatapos maipasa ang input device VU (u 1 - output signal VU) at tagahubog ng pulso F2 na-convert sa isang pagkakasunud-sunod ng mga maikling pulso u 2 Sa ang parehong panahon. Sa aparato para sa pagbuo at kontrol ng UFU, isang strobe pulse ay nabuo mula sa kanila at h hugis-parihaba na hugis at tagal T x, pagdating sa isa sa mga input ng tagapili ng oras Araw. Ang mga maikling pulso ay inilalapat sa pangalawang input ng tagapili na ito. u 4 na may huwarang follow-up na panahon T tungkol sa , nilikha ng shaper F1 mula sa mga oscillations ng reference frequency generator GOC.

Tagapili ng oras araw lumaktaw sa counter MF M X pagbibilang ng mga pulso u 4 para sa oras T x, katumbas ng tagal ng strobe pulse at h. Sinusukat na panahon T x, tulad ng sumusunod mula sa Fig. 17.1, b,

T x = M X T tungkol sa + Δ t d , (3.6)

saan Δ t d = Δ t sa – Δ t n- kabuuang discretization error; Δ t n at Δ t sa- mga error sa discretization sa simula at pagtatapos ng panahon T X .

Nang hindi isinasaalang-alang sa formula (17.1) ang error Δ t d ang bilang ng mga pulso na natanggap ng counter M X = T x /T tungkol sa, at ang sinusukat na panahon ay proporsyonal sa M X

T x = M X T tungkol sa . (3.7)

Counter output code MF, ibinibigay sa isang digital reading device COU, tumutugma sa bilang ng pagbibilang ng mga pulso na kanyang binilang M X, at ang patotoo COU- panahon T x, mula noong panahon ng pag-uulit ng pagbibilang ng mga pulso at 5 ay pinili mula sa ratio T tungkol sa = 1 - n, saan P - integer. Kaya, halimbawa, kapag P = 6 COU nagpapakita ng numero M X , naaayon sa panahon T x, ipinahayag sa µs.

Error sa pagsukat ng panahon T x, tulad ng sa pagsukat ng dalas, ay may sistematiko at random na mga bahagi.

Systematic na bahagi depende sa katatagan δ sq. dalas ng sanggunian GOCH(ang kanyang kristal na osileytor), at random pangunahing tinutukoy ng error sa discretization Δ t d tinalakay sa itaas. Ang pinakamataas na halaga ng error na ito ay maginhawang isinasaalang-alang sa pamamagitan ng katumbas na pagbabago sa bilang ng pagbibilang ng mga pulso M X sa pamamagitan ng ±1.

Kung saan maximum na error sa absolute discretization maaaring matukoy sa pamamagitan ng pagkakaiba ng dalawang halaga ng panahon T x nakuha sa pamamagitan ng formula (17.2) para sa M X± 1 at M X at katumbas ng Δ T x = ± T tungkol sa .

Kaugnay maximum na kamag-anak na error

δ = ± Δ T x /T x = ± 1/ M X= ±1/( T x f tungkol sa),

saan f tungkol sa = 1/T tungkol sa- ang halaga ng huwarang dalas ng generator GOC.

Ang error sa pagsukat ay apektado din ng ingay sa mga channel ng pagbuo ng strobe pulse at 3 at pagbibilang ng mga pulso at 4 (Larawan 17.1, a), pagpapasok ng temporal na modulasyon sa kanilang posisyon ayon sa isang random na batas. Gayunpaman, sa mga totoong device na may malaking signal-to-noise ratio, ang error sa pagsukat dahil sa epekto ng ingay ay bale-wala kumpara sa discretization error.

Ang kabuuang kamag-anak na error ng pagsukat ng panahon ay tinutukoy bilang isang porsyento ng formula

(3.8)

Mula sa expression (17.3) ito ay sumusunod na dahil sa discretization error error sa pagsukat ng panahonT x tumataas nang husto habang bumababa ito.

Ang pagpapabuti ng katumpakan ng mga sukat ay maaaring makamit sa pamamagitan ng pagtaas ng dalas f tungkol sa frequency generator (sa pamamagitan ng pagpaparami ng frequency ng crystal oscillator nito sa Ku beses), ibig sabihin. sa pamamagitan ng pagtaas ng bilang ng pagbibilang ng mga pulso M X. Para sa parehong layunin, ang isang frequency divider ng pinag-aralan na signal na may division factor ay ipinapasok sa circuit pagkatapos ng input device Upang(sa Fig. 17.1, a Hindi pinakita). Ito ay tumatagal ng pagsukat Upang mga panahon T X at sa Upang beses na bumababa ang relatibong discretization error.

Ang discretization error ay maaaring mabawasan at paraan ng pagsukat na may maraming obserbasyon. Gayunpaman, ito ay makabuluhang pinatataas ang oras ng pagsukat. Sa pagsasaalang-alang na ito, ang mga pamamaraan ay binuo na nakakabawas sa discretization error na may makabuluhang mas mababang pagtaas sa oras ng pagsukat. Kabilang dito ang: interpolation method, vernier method.

Mga digital frequency counter batay sa direktang paraan ng pagbilang.

Ang digital (discrete counting) na paraan ng pagsukat ng frequency ay ipinapatupad sa digital electronic counting frequency meter. Ang mga device na ito ay madaling gamitin, may malawak na hanay ng mga sinusukat na frequency (mula sa ilang hertz hanggang daan-daang megahertz) at nagbibigay-daan sa iyong makakuha ng resulta ng pagsukat na may mataas na katumpakan (relative frequency measurement error 10-610-9).

Ang mga digital frequency meter ay mga multifunctional na aparato, depende sa mode ng kanilang operasyon, posible na sukatin hindi lamang ang dalas, kundi pati na rin ang mga agwat ng oras (ang panahon ng pag-uulit ng mga pana-panahong signal)

Ang prinsipyo ng pagsukat ng dalas ng isang harmonic signal sa pamamagitan ng digital na pamamaraan ay ipinaliwanag sa Fig. 8, na nagpapakita ng isang block diagram ng isang digital frequency meter sa frequency measurement mode at timing diagram para sa operasyon nito.

Ang pinag-aralan na harmonic signal, na mayroong frequency fX, ay ibinibigay sa input device (ID), na pinapalaki o pinapalambing ito sa halagang kinakailangan para sa pagpapatakbo ng kasunod na frequency meter device (Fig., 8, a)

Ang harmonic signal u1 na kinuha mula sa output ng VU (Larawan 8, b) ay pumapasok sa unang pulse shaper (F1), na nagko-convert nito sa isang pagkakasunud-sunod ng maikling unipolar pulses u2, na sinusundan ng isang panahon na TX = 1/fX at tinatawag nagbibilang.

Bukod dito, ang mga nangungunang gilid ng mga pulso na ito ay halos nag-tutugma sa mga sandali kapag ang signal u1 ay dumadaan sa zero na halaga sa axis ng oras habang ito ay tumataas. Ang Shaper F1 ay binubuo ng isang limiting amplifier at isang comparator (Schmitt trigger).

Dumarating ang pagbibilang ng mga pulso u2 sa isa sa mga input ng time selector (TS), ang pangalawang input na ibinibigay mula sa formation and control device (UFU) strobe---pulso u3 hugis-parihaba na hugis at naka-calibrate na tagal TOTX. Tinatawag ang agwat ng oras na TO pagbibilang ng oras (“ pansamantalang gate). Ang tagapili ng oras ay bubukas gamit ang isang strobe pulse u3 at, sa tagal nito, ipinapasa ang isang pangkat (packet) ng mga pulso u2 sa input ng counter (MF). Bilang resulta, isang pakete ng NX pulses u4 ang dumating sa counter. Ito ay sumusunod mula sa Fig. 8b na

TO = NX TX - ΔtH + ΔtK = NX TX - Δtd, (2.4)

kung saan ang ΔtH at ΔtK - mga error sa discretization ang simula at pagtatapos ng pagitan ng TO, sanhi ng random na posisyon ng strobe pulse na may kaugnayan sa mga counter pulses u2; Δtd = ΔtH - ΔtK - kabuuang discretization error.

Ang pagpapabaya sa error Δtd sa (2.4), nakuha namin na ang bilang ng mga pulso sa packet NX = To/TX = To fX at, samakatuwid, ang sinusukat na dalas ay proporsyonal sa bilang ng pagbibilang ng mga pulso na dumarating sa counter:

fX=NX/To. (2.5)

Upang bumuo ng strobe pulse, ang UFU device ay tumatanggap ng mga maiikling pulso na may tuldok na To (hindi ipinapakita sa figure para sa pagiging simple) mula sa isang circuit na may kasamang reference frequency generator (RFG) at pangalawang pulse shaper (F2), katulad ng shaper F1. Kasama sa FOC ang isang quartz oscillator ng reference frequency fKV at isang sampung araw na frequency divider na may division factor ng CD (bawat dekada ay binabawasan ng sampung beses ang frequency fKV). Ang panahon ng mga pulso sa output ng shaper F2 at ang tagal ng mga strobe pulse ay katumbas ng panahon ng signal sa output ng frequency divider, i.e. Sa = KD / fKV; samakatuwid expression (2.5) ay maaaring kinakatawan bilang

fX = NX fKV/KD (2.6)

Ang ratio na fKV/KD ay maaaring hiwalay na baguhin sa pamamagitan ng pag-iiba-iba ng KD, ibig sabihin. sa pamamagitan ng pagbabago ng bilang ng mga dekada ng divider D (GOC generator).

Ang counter ay nagbibilang ng mga NX pulse at naglalabas ng kaukulang (binary) code sa isang digital readout device (DCO). Ang ratio na fKV/KD ay pinili katumbas ng 10n Hz, kung saan ang n ay isang integer. Sa kasong ito, ipinapakita ng DOC ang numerong NX na tumutugma sa sinusukat na frequency fX sa mga napiling unit. Halimbawa, kung napili ang n = 6 sa pamamagitan ng pagpapalit ng CD, ang numerong NX na ipinapakita sa DOC ay tumutugma sa frequency fX na ipinahayag sa MHz.

Ang cyclic mode ng pagpapatakbo ng frequency meter ay itinakda ng UFU, habang bago ang simula ng bawat pagsukat, ni-reset ng UFU ang counter sa zero.

Ang frequency measurement error fX ay mayroon sistematiko at random mga nasasakupan

sistematiko ang bahagi ay pangunahing sanhi ng kawalang-tatag ng temperatura ng dalas ng quartz oscillator fKV. Ito ay nababawasan sa pamamagitan ng thermostating quartz o sa pamamagitan ng paggamit ng mga elemento na may thermocompression sa isang quartz oscillator.

Random natutukoy ang sangkap error sa discretization ΔtD = ΔtH - ΔtK.

Dahil walang mutual na pag-synchronize ng strobe pulse ("time gate" -To) at pagbibilang ng mga pulso, ang mga error ΔtH at ΔtK , na tumutukoy sa Fig. 8b ang posisyon ng simula at dulo ng strobe pulse sa pagitan ng katabing dalawang pagbibilang ng pulso , ay maaaring tumagal sa oras na may parehong mga halaga ng posibilidad mula sa zero hanggang To. Samakatuwid, ang mga error na ΔtH at ΔtK ay random at ipinamamahagi sa ibabaw pare-parehong batas.

Dahil sa kalayaan ng mga error na ito, ang kabuuang discretization error ΔtD ay ipinamamahagi sa ibabaw tatsulok na batas na may limitasyong mga halaga ± Upang .

Error sa pagsukat ng kamag-anak na dalas

(2.7)

kung saan ang kamag-anak na error sa pagbibilang ng pulso ay nakasalalay sa ratio ng oras ng pagsukat To (“time gate”) at ang panahon ng signal sa ilalim ng pag-aaral ng TX (tingnan ang Fig. 8b), habang ang maximum na absolute na error sa pagbibilang ng pulso ΔNX ay hindi lalampas sa isang pulso ΔNX = ± 1, na tumutukoy sa hindi bababa sa makabuluhang digit ng bilang.

Ang halaga ng pangalawang bahagi ng error tinutukoy ng frequency instability ng internal crystal oscillator at mga 10-7.

Kaya, ang maximum na kamag-anak na error sa pagsukat (sa%), na isinasaalang-alang (2.5), ay

Tulad ng sumusunod mula sa (2.8), ang kamag-anak na error sa pagsukat ng dalas ng signal na pinag-aaralan, ang iba pang mga bagay ay pantay, ay nakasalalay sa halaga nito. Ang error sa pagsukat ng relatibong dalas ay maliit kapag nagsusukat ng mataas na frequency at malaki kapag nagsusukat ng mababang frequency.

Halimbawa: Kung fX = 10 MHz, To = 1c, pagkatapos ay δf = 2 10-5%; kung fX = 10 Hz, To = 1c, pagkatapos ay δf = 10%.

Samakatuwid, kapag sinusukat ang mataas na frequency, ang error ay higit sa lahat dahil sa kawalang-tatag ng quartz oscillator, at kapag sinusukat ang mababang frequency, ito ay dahil sa sampling error. Upang mabawasan ang error sa pagsukat ng mga mababang frequency, kinakailangan upang madagdagan ang oras ng pagsukat To sa pamamagitan ng pagtaas ng division factor ng CD ng frequency divider ng frequency converter, o gumamit ng mga multiplier na nagbibigay-daan sa iyo upang madagdagan ang sinusukat na frequency ng 10n beses, o lumipat mula sa pagsukat ng dalas ng signal na pinag-aaralan patungo sa pagsukat sa panahon nito na TX, na sinusundan ng pagkalkula ng halaga ng sinusukat na dalas mula sa formula fX = 1/TX .

Mayroong mga sumusunod na paraan ng elektronikong pagsukat ng mga agwat ng oras ayon sa paraan ng pagpapakita ng impormasyon:

Oscilloscope;

Digital.

Ang mga digital na pamamaraan para sa pagsukat ng mga agwat ng oras ay kinabibilangan ng:

Sequential na paraan ng pagbilang;

Naantala na paraan ng pagtutugma;

Nonius na pamamaraan;

Mga pamamaraan na may intermediate conversion.

Isaalang-alang ang mga tampok ng bawat isa sa mga nakalistang paraan ng pagsukat.

Kakanyahan sunud-sunod na paraan ng pagbilang ay binubuo sa paglalahad ng sinusukat na interval fmeas bilang isang pagkakasunod-sunod ng isang tiyak na bilang ng mga pulso na sumusunod sa isa't isa na may isang tiyak na agwat ng oras. Sa pamamagitan ng bilang ng mga pulso ng sequence na ito, na tinatawag na quantizing, husgahan ang tagal ng agwat. Ang bilang ng mga pulso ng quantizing sequence ay isang digital code ng time interval f meas. Ipinapakita ng Figure 1.1 ang timing diagram para sa sequential counting method.

Figure 1.1 - Timing diagram para sa sequential counting method

a) pulses ng quantizing sequence;

b) mga impulses na tumutukoy sa simula at pagtatapos ng sinusukat na agwat ng oras;

c) kontrolin ang salpok;

d) mga pulso sa input ng selector

Ang isang aparato na nagpapatupad ng paraang ito ay tinatawag na serial counting converter. Ang functional diagram ng device ay ipinapakita sa Figure 1.2. Ang algorithm ng trabaho nito ay ang mga sumusunod. Ang time selector ay tumatanggap ng mga pulso mula sa quantizing sequence generator. Ang tagapili ng oras ay kinokontrol ng isang hugis-parihaba na pulso, ang tagal nito ay katumbas ng sinusukat na pagitan f meas. Ang control pulse ay nabuo ng unit ng pagbuo.

Figure 1.2 - Functional na diagram ng sequential counting converter

Sa pagkakaroon ng control pulse, ang mga pulso ng quantizing sequence ay dumadaan sa selector, na pagkatapos ay nakarehistro ng counter.

Ang kawalan ng pamamaraan ay ang kakulangan ng katumpakan sa maraming mga kaso. Upang mapabuti ang katumpakan, kinakailangan upang bawasan ang pagitan f tungkol sa o kahit papaano ay isaalang-alang ang mga pagitan Df 1 at Df 2 . Ang pagbabawas ng pagitan ng f o ay nangangailangan ng pagtaas sa bilis ng mga recalculation scheme, na mahirap ipatupad. Ang agwat ng Df 1 ay maaaring bawasan sa zero kung i-synchronize mo ang mga pulso ng pagkakasunud-sunod ng quantizing sa panimulang pulso. Upang isaalang-alang ang pagitan ng Df 2, mayroong iba't ibang mga pamamaraan.

Pamamaraan ng Nonius. Ang pamamaraan ng vernier ay nakahanap ng malawak na aplikasyon sa pamamaraan ng pagsukat ng mga agwat ng oras, kapwa bilang isang paraan ng pagbabawas ng error ng mga sequential counting converter, at bilang isang independiyenteng paraan para sa pagbuo ng ilang mga aparato sa pagsukat.

Ang Figure 1.3 ay nagpapakita ng isang functional diagram ng isang time interval meter na may vernier method para mabawasan ang error Df 2 at may synchronization ng panimulang pulso (Df 1 = 0).

Figure 1.3 - Functional na diagram ng vernier time interval meter

Ang scheme ay gumagana tulad ng sumusunod. Ang mga pulso mula sa quantizing sequence generator ay pinapakain sa mga input ng coincidence circuits at sa input ng frequency divider. Ang frequency divider ay bumubuo ng mga pulse na kasabay ng quantizing sequence at nagsisilbing pag-trigger sa mga device na pinag-aaralan. Kasabay nito, binubuksan ng mga divider pulse ang coincidence circuit, ang mga output pulse na kung saan ay naitala ng isang magaspang na counter.

Ang vernier pulse generator ay na-trigger ng stop pulse. Ang mga pulso na nabubuo nito sa isang panahon

f i \u003d (n-1) / n,

kung saan ang n ay isang integer, dumating sa kabilang input ng coincidence circuit at sabay-sabay na nakarehistro ng eksaktong counting counter.

Pagkatapos ng isang tiyak na tagal ng panahon, depende sa tagal ng seksyon f 0 -Df 2, ang mga pulso ng quantizing at vernier sequence ay magkakasabay. Hinaharang ng coincidence circuit pulse ang vernier pulse generator. Malinaw na ang bilang ng mga pulso na nakarehistro ng counter ay proporsyonal sa tagal ng seksyon f 0 -Df 2 .

Ang sinusukat na pagitan ng fmeas ay maaaring ipahayag bilang

Ф meas \u003d (N-N n) f 0 + N n Df n, (1.1)

kung saan ang N ay ang pagbabasa ng coarse counter;

N n - mga indikasyon ng eksaktong counting counter;

Df n - vernier step na katumbas ng f 0 /n.

Kaya, ginagawang posible ng paraan ng vernier na bawasan ang ganap na error sa pagsukat sa halagang f 0 / n. Sa kasong ito, ang halaga ng n ay maaaring umabot sa medyo malalaking halaga (ilang sampu at kahit daan-daan), na tumutukoy sa malawak na pamamahagi ng pamamaraan.

Ang paggamit ng paraan ng vernier para sa malalaking halaga ng n ay nagpapataw ng isang bilang ng mga kinakailangan sa mga circuit node, ang pinakamahalaga sa mga ito ay:

mataas na dalas ng katatagan ng vernier sequence;

mataas na katatagan ng mga parameter ng pulso ng parehong mga pagkakasunud-sunod;

mataas na resolution coincidence circuits.

Ang isang makabuluhang kawalan ng paraan ng vernier ay ang abala sa pagbabasa ng mga resulta ng pagsukat mula sa ilang mga scoreboard na may kasunod na mga kalkulasyon.

Upang mga pamamaraan na may intermediate conversion isama ang time-amplitude na paraan ng conversion at ang time-scale na paraan ng conversion.

Paraan ng conversion ng time-amplitude ay ginagamit upang i-account ang seksyong Df 2 sa sequential counting converter. Ipinapakita ng Figure 1.4 ang functional diagram ng aparatong pagsukat.

Ang algorithm ng pagpapatakbo ng device ay ang mga sumusunod. Ang mga pulso ng quantizing sequence mula sa generator ay pinapakain sa mga unang input ng coincidence circuits 1 at 2, na kinokontrol ng isang trigger sa pamamagitan ng pangalawang input.

Sa pagdating ng start pulse, ang flip-flop ay binabaligtad, at ang coincidence circuit 2 ay bubukas at ang coincidence circuit 1 ay nagsasara. Ang coarse timing circuit, na binubuo ng coincidence circuit 2 at isang counter, ay nagsimulang gumana.

Figure 1.4 - Functional na diagram ng time interval meter ayon sa paraan ng conversion ng time-amplitude

Ibinabalik ng stop pulse ang trigger sa orihinal nitong posisyon, magsasara ang coincidence circuit 2 at magbubukas ang coincidence circuit 1. Ang stop pulse ay sabay na pumapasok sa time-to-amplitude converter at sinisimulan ito. Ang unang pulso mula sa output ng coincidence circuit 1 ay huminto sa converter. Sa kasong ito, lumilitaw ang isang pulso sa output ng converter, ang amplitude nito ay proporsyonal sa tagal ng agwat sa pagitan ng dalawang pulso - ang paghinto at ang unang pulso mula sa output ng coincidence circuit 1, ibig sabihin, proporsyonal sa seksyon Df 2. Bilang isang oras - amplitude converter, ang isang linear sawtooth boltahe generator ay kadalasang ginagamit, na kinokontrol ng dalawang pulso - nagsisimula at huminto.

Susunod, ang pulso mula sa output ng converter ay pinapakain sa input ng n-channel amplitude analyzer. Sa pinakasimpleng kaso, ang amplitude analyzer ay maaaring gawin sa anyo ng n integral discriminator na konektado sa parallel sa discrimination threshold na katumbas ng layo mula sa isa't isa. Depende sa amplitude ng pulso sa output ng converter, ang output ng analyzer ay magiging isang signal ng isang uri o iba pa (ang uri ng signal ay depende sa uri ng analyzer na ginamit), na nagdadala ng impormasyon tungkol sa tagal ng pagitan Df 2 . Ang signal na ito ay pinapakain sa decoding at display unit.

Paraan ng conversion ng sukat ng oras ay binubuo sa katotohanan na ang tagal ng sinusukat na pagitan ng f meas ay na-convert sa isang pulso na may tagal na kf meas, na sinusukat gamit ang isang serial count converter. Karaniwan, ang pagbabago sa sukat ng oras ay ginagawa sa dalawang hakbang. Ang una sa kanila ay binubuo sa pagbabago ng uri ng time-amplitude, ang pangalawa - sa pagbabago ng uri ng amplitude-time. Ipinapakita ng Figure 1.5 ang isang pangkalahatang functional diagram ng aparatong pagsukat. Ang mga pulso ng pagsisimula at paghinto, ang pagitan ng mga fmeas sa pagitan kung saan mo gustong sukatin, ay ipapakain sa time scale converter. Ang pulso sa output ng converter, na may tagal na kf meas, ay kumokontrol sa coincidence circuit, na, sa panahon ng pagkilos ng pulso na ito, ay nagpapasa ng quantizing pulses mula sa generator patungo sa counter. Samakatuwid, ang generator, ang coincidence circuit at ang counter ay isang sequential counting converter, sa tulong kung saan ang pagsukat ng interval kf meas.

Figure 1.5 - Functional diagram ng time interval meter ayon sa time scale conversion method

Para sa sinusukat na pagitan, maaari tayong sumulat

f meas =Nf 0 /k,

kung saan ang N ay ang bilang ng mga pulso na nakarehistro ng counter.

Kaya, ginagawang posible ng pamamaraang isinasaalang-alang na sukatin ang maliliit na agwat ng oras nang hindi gumagamit ng mga high-speed scaling circuit.

Ang error ng paraan ng conversion ng sukat ng oras ay pangunahing tinutukoy ng halaga at katatagan ng conversion factor k.

Mayroong dalawang pangunahing pamamaraan para sa pagsukat ng panahon at mga agwat ng oras: oscillographic at electronic counting.

Ang pagsukat ng mga agwat ng oras gamit ang isang oscilloscope ay isinasagawa sa oscillogram ng inimbestigahan na boltahe gamit ang isang linear sweep. Dahil sa mga makabuluhang error sa pagbibilang ng simula at pagtatapos ng agwat, gayundin dahil sa hindi pagkaka-linearity ng sweep, ang kabuuang error sa pagsukat ng mga agwat ng oras ay ilang porsyento. Ang isang mas maliit na error ay likas sa mga espesyal na metro ng mga agwat ng oras na may spiral scan.

Sa kasalukuyan, ang mga pamamaraan ng elektronikong pagbibilang para sa pagsukat ng tagal at pagitan ng oras ay ang pinakakaraniwan. Kapag nagsusukat ng napakaliit na agwat ng oras, ang mga paraan ng conversion ay maginhawa. Batay sa mga pamamaraang ito, nagawa ang mga interval multiplier - mga device na nagbibigay-daan sa pagpapalawak ng sinusukat na agwat sa isang naibigay na bilang ng beses. Ang mga multiplier ay kadalasang ginagamit kasabay ng mga electronic counting device.

10.1 Electronic counting time interval meter

Ang block diagram ng time interval meter ay ipinapakita sa fig. 6.1, . Ang mga inimbestigahang boltahe na U x 1 at U x 2 ay pinapakain sa pamamagitan ng dalawang channel patungo sa bumubuo ng mga aparato. Kapag ang mga boltahe na ito ay umabot sa mga antas ng sanggunian na U 01 at (U 02 , lumilitaw ang mga maikling pulso na U H at U K sa output ng mga bumubuong device, na tumutugma sa simula at pagtatapos ng sinusukat na agwat ng oras Tx. Ang mga pulso na ito ay kumikilos sa trigger, ang output pulso kung saan magbubukas ang tagapili para sa oras na Tx.

Sa tagal ng pulso, ang pagbibilang ng mga pulso na may kilalang panahon T 0 na nagmumula sa generator ay naitala ng counter.

Ang kanilang numero N ay proporsyonal sa sinusukat na agwat ng oras at binabasa mula sa aparato sa pagbabasa,

Ang scheme ng period meter ay naiiba sa isinasaalang-alang na ang mga pulso ng simula at pagtatapos ng agwat na katumbas ng panahon ng pag-uulit ng pinag-aralan na boltahe ay nabuo sa isang channel, at ang pangalawang scheme ng pagbuo ay wala.

Ang panahon ng pagbibilang ng mga pulso T 0 ay pinili bilang isang multiple ng 10 - k , s, kung saan ang k ay isang integer.

Ang sistematikong bahagi ng kawalang-tatag ng pagbibilang ng mga pulso ay maaaring mabawasan sa pamamagitan ng pana-panahong pagsasaayos ng dalas ng generator.

Ang error sa discretization, upang mabawasan ito, kinakailangan upang madagdagan ang dalas ng generator, ang maximum na halaga nito ay limitado sa bilis ng counter na ginamit. Sa kasalukuyan, ang pinakamahusay na mass-produced na mga counter ay tumatakbo hanggang sa mga frequency na daan-daang megahertz. Medyo mababawasan ang discretization error sa pamamagitan ng paggamit ng shock-excited counting pulse generator na na-trigger ng UH pulse.

Kung ang aparato ay idinisenyo upang sukatin ang oras ng pagkaantala sa aparato na pinag-aaralan, kung gayon ang pulso ng pagsisimula ng pagitan ay maaaring isabay sa pagbibilang ng mga pulso. Kasama sa time interval meter ang isang frequency divider na na-trigger sa pamamagitan ng pagbibilang ng mga pulso. Ang pulso mula sa output ng divider ay nagsisimula sa device na pinag-aaralan. Dahil sa kawalang-tatag ng pagkaantala ng oras sa divider, hindi posible na ganap na alisin ang error sa pagsisimula.

Ang katumpakan ng mga sukat ay maaaring lubos na mapabuti sa pamamagitan ng paglalapat ng mga espesyal na pamamaraan na tinalakay sa ibaba.

Kung inuulit ang sinusukat na agwat, maaaring mabawasan ang error sa discretization sa pamamagitan ng pagtaas ng sinusukat na agwat sa pamamagitan ng isang integer na bilang ng beses o sa pamamagitan ng paggawa ng maramihang mga sukat.

10.2 Pagsukat ng dalas

Ang pagsukat ng dalas ay isa sa pinakamahalagang gawain na nalutas sa engineering ng radyo. Ang dalas ay maaaring masukat na may napakataas na katumpakan, samakatuwid, ang mga pamamaraan para sa pagsukat ng iba't ibang mga parameter sa kanilang paunang conversion sa dalas at pagsukat ng huli ay naging laganap.

Mayroong mga sumusunod na pangunahing paraan ng pagsukat ng dalas; electronic counting, capacitor charge at discharge, paghahambing ng sinusukat na dalas sa kapuri-puri, pati na rin sa tulong ng mga pumipili na passive circuit.

Ang paraan ng elektronikong pagbibilang ay binubuo sa pagbibilang ng bilang ng mga yugto ng hindi kilalang dalas sa panahon ng isang kapuri-puring agwat ng oras ng isang elektronikong counter, na ang bilis nito ay naglilimita sa hanay ng mga sinusukat na frequency sa 100 ... 500 MHz. Ang mga malalaking frequency ay kailangang i-convert, ibababa ang mga ito sa tinukoy na mga limitasyon. Ginagawang posible ng mga digital frequency meter na makakuha ng relatibong error sa pagsukat ng dalas sa pagkakasunud-sunod na 10 -11 V o mas kaunti. hanggang sa daan-daang gigahertz.

Ang paraan ng pag-charge at pag-discharge ng isang kapasitor ay binubuo sa pagsukat ng average na halaga ng singil o paglabas ng kasalukuyang ng kapasitor, na proporsyonal sa dalas ng sinusukat na oscillation. Ang pamamaraan ay angkop para sa pagsukat ng mga frequency hanggang sa daan-daang kilohertz na may error na halos 1%.

Ang pagsukat ng dalas sa pamamagitan ng paghahambing sa sanggunian ay maaaring gawin sa isang malawak na hanay ng dalas, kabilang ang microwave. Ang error sa pagsukat ay pangunahing nakasalalay sa error sa pagtukoy ng reference frequency at maaaring hanggang 10 -13 .

Ang pagsukat ng dalas gamit ang mga pumipili na passive circuit: mga resonant circuit at resonator, ay binabawasan sa pag-tune ng circuit sa resonance, ang halaga ng sinusukat na dalas ay binabasa mula sa sukat ng elemento ng pag-tune. Ang error sa pagsukat ay hanggang 10 -4 .

Kaya, ang pinakatumpak na mga resulta ay ibinibigay ng mga pamamaraan ng elektronikong pagbibilang at paghahambing, na dahil sa pagkakaroon ng mga pamantayan ng dalas ng dami, ang pinakamahusay na mga sample na kung saan ay nailalarawan sa pamamagitan ng dalas ng kawalang-tatag hanggang sa 10 -13 . Halimbawa, ginagawang posible ng mga pamantayan ng dalas ng hydrogen na ginawa ng industriya na makakuha ng mga huwarang frequency na may kawalang-tatag na 5 ... 10 -13 bawat araw.

Ang paggawa ng tumpak na mga sukat ay nangangailangan ng kaalaman hindi lamang nominal na halaga kapuri-puri dalas, ngunit din ang ilang iba pang mga parameter na nagpapakilala sa kawalang-tatag nito.

10.3 Paraan ng elektronikong pagbibilang para sa pagsukat ng dalas

Ang paraan ng elektronikong pagbibilang ay batay sa pagbibilang ng bilang ng mga pulso na may hindi kilalang rate ng pag-uulit fx sa isang kilala, matatag na agwat ng oras. Ang isang pinasimple na block diagram ng frequency meter (Fig. 8.2, a) ay katulad ng time interval meter circuit.

Ang dalas ng quartz oscillator ay pinili katumbas ng n*10 k Hz, kung saan ang k ay isang integer, at ang halaga ng division factor n ay isang multiple ng sampu. Samakatuwid, ang bilang ng mga pulso na naitala ng counter N ay tumutugma sa halaga ng sinusukat na dalas sa mga napiling yunit. Ang halaga f 0 ay binabasa mula sa device sa pagbabasa ng device.

Pagsukat ng dalas sa pamamagitan ng pag-charge at pagdiskarga ng capacitor

Ang pamamaraang ito ay ang batayan para sa pagpapatakbo ng frequency meter, ang circuit na kung saan ay ipinapakita sa. kanin. 8.4, a. Ang boltahe U g na may dalas na f x ay ibinibigay sa naglilimitang amplifier (Larawan 8.4, b). Ang output boltahe nito U 2, na nasa anyo ng mga rectangular pulses, ay kumikilos sa isang circuit na binubuo ng isang capacitor C at diodes D1 at D2. Hayaan sa unang sandali ng oras ang boltahe sa kapasitor Uc = U2- Ang singil sa oras na pare-pareho ay pinili na mas mababa sa kalahati ng panahon ng input boltahe. Ang average na halaga ng kasalukuyang singil ng kapasitor na dumadaan sa diode D1 at ang magnetoelectric device,

ay proporsyonal sa frequency fx, kaya ang sukat ng magnetoelectric device ay naka-calibrate sa mga tuntunin ng sinusukat na dalas.

Ang mga frequency counter ng itinuturing na uri ay gumagana sa hanay mula sampu-sampung hertz hanggang sa mga unit ng megahertz. Ang saklaw ng dalas na ito ay sakop ng ilang mga subrange na may iba't ibang mga limitasyon sa pagsukat. Ang paglipat mula sa limitasyon patungo sa limitasyon ay nakakamit sa pamamagitan ng pagpapalit ng kapasidad, na pinipili upang sa nililimitahan ang mga frequency ng mga subrange, ang average na kasalukuyang ng aparato ay sapat upang lumihis ang arrow sa buong sukat.

Pagsukat ng dalas sa pamamagitan ng paghahambing sa sanggunian

Sa pamamaraang ito, ang sinusukat na frequency fx ay inihambing sa kilalang frequency f 0 ng reference frequency oscillator. Sa pamamagitan ng muling pagsasaayos ay nakakamit ng huli ang pagkakapantay-pantay

kung saan ang Δσp1 ay ang error sa paghahambing ng dalas.

Ang error sa paghahambing ng dalas ay depende sa paraan ng indikasyon ng pagkakapantay-pantay ng dalas. Sa ilang device, ginagamit ang mixer at headphones para ipahiwatig ang pagkakapantay-pantay (Fig. 8.5, a). Sa ilalim ng pagkilos ng mga oscillations ng reference at sinusukat na mga frequency, ang mga oscillations ng kumbinasyon ng mga frequency ng form na mfx ± ay nangyayari sa mixer. nf 0 , kung saan ang m at n ay mga integer. Kung ang signal ng pagkakaiba sa dalas ay nasa loob ng bandwidth ng headphone, maririnig ng operator ang isang tono ng dalas na ito. Sa pamamagitan ng pagpapalit ng f 0, dapat mong makamit ang pinakamababang tono, na para sa iba't ibang uri ang mga head phone ay sampu-sampung hertz.

Dahil ang dalas ay hindi alam sa panahon ng mga pagsukat, ang pamamaraan ay hindi maliwanag at bago ang mga pagsukat ay kinakailangang malaman ang tinatayang halaga ng f x . Ang itinuturing na paraan ng pagsukat ng mga frequency ay tinatawag minsan na paraan ng zero beats.

Ang mga sukat ay ginawa gamit ang paraan ng tinidor. Ang error sa paghahambing sa kasong ito ay 10...30 Hz.

10.4 Pagsusukat ng dalas gamit ang mga piling passive circuit

Ang pagsukat sa ganitong paraan ay nabawasan sa pag-tune ng pumipili na circuit sa dalas ng signal. Ang dalas ay binibilang ng posisyon ng elemento ng pag-tune. Ang ganitong mga circuit ay maaaring maging bridge circuit at oscillatory circuit. Sa kasalukuyan, ang mga metro ng dalas ng tulay, ang saklaw nito ay limitado mababang frequency, ay ganap na napalitan ng iba pang mga uri ng mga device. Praktikal na paggamit natagpuan lamang ang mga frequency meter gamit ang isang resonant circuit, na tinatawag na resonant wavemeter. Ang mga simpleng instrumentong ito ay sumasaklaw sa saklaw ng dalas mula sa daan-daang kilohertz hanggang sa daan-daang gigahertz. Ang isang pinasimple na diagram ng isang resonant wavemeter na may isang loop ay ipinapakita sa fig. 8.8. Ang isang boltahe ng hindi kilalang frequency fx ay ibinibigay sa pamamagitan ng coupling coil Lcv sa isang circuit na binubuo ng mga huwarang coil L at variable na kapasitor C Ang circuit ay nakatutok sa pamamagitan ng pagpapalit ng capacitance. Ang estado ng resonance ay tinutukoy ng isang magnetoelectric device sa pamamagitan ng maximum na boltahe sa isang bahagi ng coil. Ang halaga ng sinusukat na dalas ay binabasa mula sa sukat ng kapasitor.

Ang error sa pagsukat ng dalas gamit ang mga resonant wavemeter ay tinutukoy ng mga sumusunod na pangunahing salik: error sa pagkakalibrate, kawalang-tatag ng resonant frequency ng oscillatory system, ang impluwensya ng komunikasyon sa generator at indicator, hindi kawastuhan ng pag-aayos ng resonance. Ang error sa pagkakalibrate ay maaaring malaki kung may mga pagkakamali sa mekanismo ng pag-tune, na may medyo kumplikadong disenyo. Ang error na ito ay tumataas dahil sa pagsusuot ng mga bahagi ng mekanismo, ang hitsura ng mga distortion at backlashes.

Dahil sa koneksyon sa tagapagpahiwatig at ang pinagmulan ng sinusukat na dalas, ang mga aktibo at reaktibo na pagtutol ay ipinakilala sa resonator. Ang isang pagtaas sa aktibong pagkalugi ay binabawasan ang kadahilanan ng kalidad, at ang pagkakaiba-iba ng mga ipinakilala na mga reaksyon ay humahantong sa isang pagbabago sa resonance. Ang pagbabawas ng mga error dahil sa impluwensya ng indicator at ang pinagmulan ng signal ay nakakamit sa pamamagitan ng pagbabawas ng koneksyon. Ngunit sa kasong ito, ang boltahe na ibinibigay sa detector ay bumababa, at ang mga amplifier ay kailangang ipasok sa circuit pagkatapos ng detector.